基于FPGA的参数化时域脉冲压缩IP核的设计

朱德智; 骆传慧; 王启智

引用本文:	朱德智,骆传慧,王启智. 基于FPGA的参数化时域脉冲压缩IP核的设计[J]. 雷达科学与技术, 2006, 4(2): 94-97.[点击复制]
	. [J]. Radar Science and Technology, 2006, 4(2): 94-97.[点击复制]

【打印本页】【下载PDF全文】【查看/发表评论】【下载PDF阅读器】【关闭】

←前一篇|后一篇→

过刊浏览高级检索

本文已被：浏览 4830次下载 0次	码上扫一扫！
分享到：微信更多字体:加大+\|默认\|缩小-
基于FPGA的参数化时域脉冲压缩IP核的设计
朱德智,骆传慧,王启智
华东电子工程研究所

摘要:

数字脉冲压缩技术在现代雷达中已得到广泛应用,但不同雷达的参数各不相同,脉压处理电路也各不相同,因而使脉压电路的通用性甚差。该文介绍了一种基于现场可编程门阵列(FPGA)的参数化时域脉冲压缩IP核的设计方法。用该方法设计的脉冲压缩IP核通过参数化方式,使电路能适应脉冲压缩工作模式数、最大处理点数、输入数据率、数据/系数的宽度、乘法器流水级数及各种工作模式的对称性的改变,从而使脉压电路的通用性大为增强。

关键词: 时域脉冲压缩参数化设计现场可编程门阵列 IP核

DOI：

分类号:

基金项目:

Abstract:

Key words: